地球上の大気圏や熱圏のように７層のできれば膨大な容量を確保できるであろう。ただし密な回路は不可。空気のようなものでなければならない。
許せても雲の程度の回路であろうか。地上に雪や雨を降らせると良い。電力は微小な雷や電波で供給。
Brainの３D構造の研究も役に立つであろう。
回路を「3D化」するインテルの新技術が、半導体の進化の常識を覆す
論理回路を立体的に積層できる3Dパッケージング技術をインテルが発表した。
まるでレゴのように機能を積み重ねていける新しい技術は、チップ設計の常識を根底から覆す可能性を秘めている。
TEXT BY BRIAN BARRETT
TRANSLATION BY CHIHIRO OKA
WIRED(US)
半導体メーカーは昔から、小型化という強迫観念に取りつかれている。かの有名な（そして時代遅れの）「ムーアの法則」で予言されたように、過去数十年間にわたり集積回路（IC）のサイズは縮小を続けてきた。
しかし、なにごとにも限界はある。
そこで、インテルが新しい方法を考えついた。2次元から3次元へと移行するのだ。
同社が12月12日に発表した3Dパッケージング技術「Foveros」を使うと、論理回路同士を積み重ねることができるようになる。
論理回路の上にメモリーなどをスタッキングする方法はこれまでにもあったが、インテルの新技術を使うと、CPU、GPU、グラフィックチップ、人工知能（AI）チップといった論理回路も垂直方向に増やしていけるようになるのだ。
インテルの創業者のひとりでムーアの法則を唱えたゴードン・ムーアがこの日を想像していたとは思えないが、さらにすごいことが起ころうとしているようだ。
回路をレゴのように積み重ねる
集積化の大きな目的は省スペースだが、別の利点もある。それぞれのICパッケージに、用途に合わせてどのような種類のトランジスターを入れるのかをカスタマイズできるのだ。
インテルのチーフアーキテクトであるラジャ・コドゥリは、
「一定の空間により多くのトランジスターを配置できるようになります」
と語る。
「そして、トランジスターの種類も増やせるのです。CPUの上に5Gモデムを置きたいと思ったら、スタッキングという問題が解決するのは素晴らしいことです。欲しい機能をすべて盛り込んでも、小型のフォームファクターを保つことができます」
ICの「ミックス・アンド・マッチ」については、チップレットと呼ばれるチップを構成する小さなパーツを組み合わせる［日本語版記事］ことでプロセッサーを作り出すやり方がある。この手法を巡っては技術開発に巨額の投資が行われているが、平面であることに変わりはない。
これに対し、インテルの3Dスタッキングは、いわばレゴのようなものなのだ。調査会社ロペスリサーチのマリベル・ロペスは
「半導体設計の概念が根本的に変わっていくはずです」
と話す。
3次元に積み重ねる利点とデメリット
チップレット方式でもさまざまな回路を組み合わせることは可能だが、処理能力に影響が出るほか、電力消費量も増える。インテルの新技術ではこの問題が解決したという。
ムーア・インサイト＆ストラテジーのパトリック・ムーアヘッドは、
「今回発表されたテクノロジーが革新的なのは、3次元に積み重ねていっても実質的にはパフォーマンスも電力消費も変わらない点です」
と説明する。ムーアヘッドは一方で、
「インテルは実際にこの方法でチップを量産して、それを証明しなければなりません」
と付け加えることも忘れなかった。
3次元の集積化技術についてはこれまでも研究が続けられてきたが、消費電力、発熱、価格といった面で実用化が難しかった。コドゥリは次のように話す。
「一番下の層が熱くなると、それが上の層にも伝わっていきます。また、層を積み重ねたあとで下のレイヤーのどこかに問題が見つかると、パッケージ全体を廃棄するしかありませんでした。このやり方では非常にコストがかかります」
インテルがこの問題を具体的にどのように解決したかは明らかにされていない。
ただ、コドゥリは厳しい試験と新しい電力供給方法、熱が周囲に影響を及ぼすことを避けるためにゼロからつくり上げた断熱材といったものが、新技術の実用化に寄与したと述べている。
必要な機能だけパッケージに
今回の発表は、これまで物理的に不可能とされていたことが可能になったことを意味する。それだけでももちろん大きなニュースだが、一方で、3次元集積化という技術革新が何をもたらすのかという点も注目に値する。
ロペスは
「デヴァイスのフォームファクタを巡っては、ほかにも興味深い物理的な挑戦が行われています。折り曲げ可能、軽量化といったことです」
と言う。
例えば折り曲げることのできるスマートフォンといったコンセプトは、消費者の想像より早く実現する見通しだ。
インテルは、Foverosを採用したプロセッサーを組み込んだコンシューマープロダクトは、向こう12カ月から18カ月で市場投入されるとの見方を示している。だが、おそらくそれまでには、サムスンの「折りたたみ式スマートフォン」が世に出ているはずだ。
また、目に見えない部分ではさらにすごいことが起こると期待されている。インテルの新技術を使えば、それぞれのデヴァイスに必要なものだけを選んで、ICパッケージを組むことができるようになる。これにより、効率が大きく改善することは間違いない。
コドゥリは
「デーム用のデスクトップに最適なCPUが、必ずしもグラフィック処理能力に優れているというわけではありません。同様に、5Gネットワークへの接続と機器同士の相互接続では、必要なトランジスターの種類は異なります」
と指摘する。AIならやはり個別のニーズがあるし、そのほかの分野でも同じだ。
「以前はさまざまな需要の平均値をとって妥協したものをつくらざるを得ませんでした。しかし、今後は機能に合わせて必要なものをひとつのパッケージに収めることが可能になります。また帯域幅が広いため、ひとつのチップのように動作するのです」
テック大手との協業に道
顧客の需要に合わせてカスタマイズできるという特性は、大きな強みとなるだろう。半導体界隈では、グーグルやアマゾンといったテック大手が独自のチップ開発を強化している。インテルはサーヴァー用チップでは依然として市場を支配しているが、この分野でも競合が力を伸ばしており、気は抜けない状況だ。
ただ、今後はテック大手と競うのではなく、新しい技術を提供していくという道が開ける。ムーアヘッドは
「フェイスブックやグーグル、アマゾンが、独自のチップレットをインテルのパッケージング技術で完成させる方向に進む可能性は大いにあるでしょう」
と話す。
一方で、あらゆる最新技術は小さな注意書きとともに提示されるということも忘れないでほしい。この場合、その注意書きは実用化だ。
インテルはFoverosを採用した製品の量産は可能だと言っているが、もちろんそれを証明する必要がある。また、デヴァイスメーカーなども引き入れて、新技術を実際に製品展開していかなければならないのだ。
pc.watch.impress.co.jp/docs/news/1158136
インテルは巻き返せるか
インテルはモバイルチップでは市場シェアを大きく落としており、技術的には一世代遅れていると言っても過言ではない。この分野ではAMDやクアルコム、TSMC（台湾積体電路製造）といったメーカーがリードしており、プロセス微細化も進む。インテルが10nmプロセスで停滞しているのに対し、業界では7nmプロセスが標準となりつつある。
それでも、3次元集積化の実現が究極的に意味するのは、小型化の重要性の喪失だろう。
小さな面積に無理をして詰め込むより、上に積み上げていけばよくなるからだ。
インテルはFoverosと併せて、次世代のCPUマイクロアーキテクチャ「Sunny Cove」の概要や、内蔵GPU「Gen11」といったものも公開した。ただ、やはり3Dパッケージング技術は異彩を放っている。
この技術はチップ設計の常識を根底から覆し、本当の意味での革新をもたらすだろう。
ムーアの法則が再び注目を集める日も近いかもしれない。